申请/专利权人：无锡市查奥微电子科技有限公司

申请日：2024-05-27

公开（公告）日：2024-06-25

公开（公告）号：CN118248737A

主分类号：H01L29/78

分类号：H01L29/78;H01L23/552;H01L29/423;H01L21/336

优先权：

专利状态码：在审-公开

法律状态：2024.06.25#公开

摘要：本发明申请公开了沟槽型碳化硅MOSFET器件及其制备方法，属于碳化硅MOSFET器件领域，所述沟槽型碳化硅MOSFET器件包括：碳化硅衬底上侧设置碳化硅外延区，栅极外侧设置栅氧化层，碳化硅外延区上侧设置P阱区、P+区、N+区、栅氧化层、栅极、绝缘介质层和金属，P阱区的上侧设置P+区和N+区，N+区、栅氧化层、栅极上侧设置绝缘介质层，P+区、N+区、绝缘介质层上侧设置有金属，碳化硅外延区和栅氧化层之间设置屏蔽结构。本发明申请通过屏蔽结构、栅氧化层、栅极的结构和位置关系设置，提高了栅氧化层在经受高电场情况下的可靠性，并且碳化硅MOSFET器件的电阻也不会明显增加。

主权项：1.一种沟槽型碳化硅MOSFET器件，包括：碳化硅衬底、碳化硅外延区、P阱区、P+区、N+区、栅氧化层、栅极、绝缘介质层、金属；所述碳化硅衬底上侧设置所述碳化硅外延区，所述栅极外侧设置所述栅氧化层，所述碳化硅外延区上侧设置所述P阱区、所述P+区、所述N+区、所述栅氧化层、所述栅极、所述绝缘介质层和所述金属，所述P阱区的上侧设置所述P+区和所述N+区，所述N+区、所述栅氧化层、所述栅极上侧设置所述绝缘介质层，所述P+区、所述N+区、所述绝缘介质层上侧设置有所述金属，所述碳化硅外延区和所述栅氧化层之间设置屏蔽结构；其特征在于，所述屏蔽结构包括第一屏蔽部、屏蔽部、第二屏蔽部；所述屏蔽部的两侧连接竖直相对的所述第一屏蔽部、所述第二屏蔽部；所述栅氧化层包括第一栅氧化部、栅氧化部、第三栅氧化部、第二栅氧化部、第四栅氧化部，所述栅氧化部的两侧连接竖直相对的所述第一栅氧化部、所述第三栅氧化部；所述栅极的两侧设置相对的所述第二栅氧化部、所述第四栅氧化部，所述第二栅氧化部连接所述第一栅氧化部，所述第四栅氧化部连接所述第三栅氧化部；所述屏蔽结构包括第一高宽比R1，所述栅氧化层包括第二高宽比R2，所述第一高宽比R1、第二高宽比R2满足：R1×R2≥1.5；其中，R1=P1M1，R2=H1S1，沿着第一方向，第一屏蔽部、第二屏蔽部的高度均为P1，所述第二栅氧化部、所述第四栅氧化部的高度均为H1；沿着第二方向，第一屏蔽部、第二屏蔽部的宽度均为M1，所述第二栅氧化部、所述第四栅氧化部的宽度均为S1；并且，沿着第二方向，所述第二栅氧化部与所述第一屏蔽部的宽度差为D，所述宽度差D满足：D=S1-M1，0D20um；所述屏蔽结构包括第三高宽比R3，所述栅氧化层包括第四高宽比R4，满足：R1×R3≥1，R3×R4≥1；其中，R3=P2M2，R4=P1-P2D，沿着第一方向，所述屏蔽部的高度为P2，沿着第二方向，屏蔽部的宽度为M2。

全文数据：

权利要求：

百度查询： 无锡市查奥微电子科技有限公司 沟槽型碳化硅MOSFET器件及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD