申请/专利权人:北京微电子技术研究所;北京时代民芯科技有限公司
申请日:2023-10-31
公开(公告)日:2024-06-21
公开(公告)号:CN118230787A
主分类号:G11C11/417
分类号:G11C11/417;G11C11/418;G11C11/419;G11C11/412
优先权:
专利状态码:在审-公开
法律状态:2024.06.21#公开
摘要:本发明涉及一种抗单粒子翻转的SRAM存储单元电路及存储器,电路包括3个PMOS管和6个NMOS管。PMOS管MP4和NMOS管MN4构成了反相器电路;PMOS管MP1,PMOS管MP2,NMOS管MN1,NMOS管MN2,NMOS管MN3构成了一个抗单粒子翻转的逻辑增强电路;NMOS管MN5和NMOS管MN6构成了数据传输端口。反相器输入端与Qb储存节点相连,输出端与Q储存节点相连,完成数据的锁存第一存储节点Q和第二存储节点Qb的互锁,提升了对抗单粒子翻转的性能,且MOS管数量相对较少,电路结构相对简单。当数据进行写操作时,CL信号开始进行输入,逻辑增强电路的第一、第二支路同时工作,使得存储单元的互锁能力减弱,更容易写入数据。
主权项:1.一种抗单粒子翻转的SRAM存储单元电路,其特征在于,包括:NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6、PMOS管MP1、PMOS管MP2和PMOS管MP4;NMOS管MN1的源极与NMOS管MN4的源极和地电性连接;NMOS管MN1的栅极与NMOS管MN5的源极,PMOS管MP4的漏极,NMOS管MN4的漏极,PMOS管MP1的栅极,PMOS管MP2的栅极,NMOS管MN2的栅极电性连接;NMOS管MN1的漏极与NMOS管MN2的源极,NMOS管MN3的源极电性连接;NMOS管MN2的源极与NMOS管MN3的源极,NMOS管MN1的漏极电性连接;NMOS管MN2的栅极与PMOS管MP1的栅极,PMOS管MP2的栅极,NMOS管MN1的栅极,PMOS管MP4的漏极,NMOS管MN4的漏极,NMOS管MN5的源极电性连接;NMOS管MN2的漏极与NMOS管MN3的漏极,PMOS管MP2的漏极,NMOS管MN2的漏极,PMOS管MP4的栅极,NMOS管MN4的栅极,NMOS管MN6的源极电性连接;NMOS管MN3的栅极与写控制线CL信号电性连接。NMOS管MN5的栅极,NMOS管MN6的栅极与字线WL信号电性连接,NMOS管MN5的漏极与第一位线BLB信号连接;NMOS管MN6的漏极与第二位线BL信号电性连接。PMOS管MP1的漏极、PMOS管MP4的漏极和VDD电性连接,PMOS管MP1的源极与PMOS管MP2漏极电性连接。
全文数据:
权利要求:
百度查询: 北京微电子技术研究所;北京时代民芯科技有限公司 一种抗单粒子反转的SRAM存储单元电路及存储器
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。