申请/专利权人:重庆邮电大学
申请日:2024-03-29
公开(公告)日:2024-06-25
公开(公告)号:CN118249785A
主分类号:H03H21/00
分类号:H03H21/00
优先权:
专利状态码:在审-公开
法律状态:2024.06.25#公开
摘要:本发明请求保护一种基于FPGA的DF_RDLMS滤波器的设计方法,属于数字信号处理领域,主要包括2个部分:1自适应FxLMS滤波器的设计2全局稳定方程误差算法的滤波器设计。本发明的创新点在于采用全局稳定方程误差算法来改善自适应FxLMS滤波器的收敛速度和降噪性能,在次级路径突然注入白噪声时,仅需迭代100次即可达到收敛的状态,最大降噪量相比传统的FxLMS算法大18dbA。
主权项:1.一种基于FPGA的DF_RDLMS滤波器的设计方法,其特征在于,包括以下步骤:首先进行自适应FxLMS滤波-x最小均方滤波器的设计,通过乘法器和加法器中插入延迟来获得更短的关键路径,即引入直接形式重定时延迟最小均方DF_RDLMS算法,利用递归LMS算法对滤波器权值系数进行自适应更新;最后进行全局稳定方程误差算法滤波器的设计,系统中滤波器的步长仅受次级路径延迟和滤波器长度的影响。
全文数据:
权利要求:
百度查询: 重庆邮电大学 一种基于FPGA的DF_RDLMS滤波器的设计方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。