首页 专利交易 科技果 科技人才 科技服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

【发明公布】一种p-GaN栅增强型HEMT器件及其制备方法_西安电子科技大学芜湖研究院;西安电子科技大学_202410249511.0 

申请/专利权人:西安电子科技大学芜湖研究院;西安电子科技大学

申请日:2024-03-05

公开(公告)日:2024-06-11

公开(公告)号:CN118173596A

主分类号:H01L29/778

分类号:H01L29/778;H01L21/329;H01L29/423;H01L29/51;H01L29/06

优先权:

专利状态码:在审-公开

法律状态:2024.06.11#公开

摘要:本发明公开了一种p‑GaN栅增强型HEMT器件及其制备方法,涉及半导体晶体管技术领域。该器件包括由下而上依次层叠设置的衬底层、成核层、缓冲层、沟道层和势垒层,以及在势垒层的上表面依次间隔设置的源电极、p‑GaN栅和漏电极,p‑GaN栅包括第一部分和第二部分,第一部分和第二部分沿源电极和漏电极之间的连线方向间隔设置;该器件还包括第一介质层和第二介质层,第一介质层填充在第一部分和第二部分之间,第二介质层覆盖于势垒层的第一表面、p‑GaN栅的上表面、p‑GaN栅朝向源电极一侧的表面、p‑GaN朝向漏电极一侧的表面、源电极的上表面、源电极朝向p‑GaN栅一侧的表面、漏电极的上表面、漏电极朝向p‑GaN栅一侧的表面;第一介质层的材质为Al2O3,第二介质层的材质为Si3N4。

主权项:1.一种p-GaN栅增强型HEMT器件,其特征在于,包括由下而上依次层叠设置的衬底层、成核层、缓冲层、沟道层和势垒层,以及在所述势垒层的上表面依次间隔设置的源电极、p-GaN栅和漏电极,所述p-GaN栅包括第一部分和第二部分,所述第一部分和所述第二部分沿所述源电极和所述漏电极之间的连线方向间隔设置;所述p-GaN栅增强型HEMT器件还包括第一介质层和第二介质层,所述第一介质层填充在所述第一部分和所述第二部分之间,所述第二介质层覆盖于所述势垒层的第一表面,所述势垒层的第一表面指所述势垒层的上表面未被所述源电极、所述p-GaN栅和所述漏电极覆盖的区域,且所述第二介质层覆盖所述p-GaN栅的上表面、所述p-GaN栅朝向所述源电极一侧的表面和所述p-GaN朝向所述漏电极一侧的表面,且所述第二介质层覆盖所述源电极的上表面和所述源电极朝向所述p-GaN栅一侧的表面,且所述第二介质层覆盖所述漏电极的上表面和所述漏电极朝向所述p-GaN栅一侧的表面;其中,所述第一介质层的材质为Al2O3,所述第二介质层的材质为Si3N4。

全文数据:

权利要求:

百度查询: 西安电子科技大学芜湖研究院;西安电子科技大学 一种p-GaN栅增强型HEMT器件及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。