申请/专利权人:西安空间无线电技术研究所
申请日:2021-06-30
公开(公告)日:2024-06-11
公开(公告)号:CN113966099B
主分类号:H05K3/40
分类号:H05K3/40;C23C28/00;C25D5/02;C25D5/12;C25D5/18;C25D5/54;C25D7/00
优先权:
专利状态码:有效-授权
法律状态:2024.06.11#授权;2022.02.15#实质审查的生效;2022.01.21#公开
摘要:本发明提供了一种适用于固放产品的微波集成电路薄膜加厚工艺,包括如下步骤:在带有附着层的陶瓷基片上实施一次镀金,形成的金镀层的厚度为2~3μm;将掩膜版紧密贴合在一次镀金后涂覆有光敏胶的基片表面,曝光后进行显影、定影以及金属层的腐蚀,完成在金镀层上的光刻;在光刻后的金镀层上镀铜,形成的铜镀层的厚度为3~5μm;在铜镀层上镀镍,形成的镍镀层的厚度为0.5~1μm;在镍镀层上实施二次镀金,形成的金镀层的厚度为2~3μm。本发明通过特有的膜层结构设计,基于薄膜陶瓷电路板制作工艺,采用“四镀一刻”的方式,解决了较厚膜层电路的制作问题,达到较高的图形精度与膜层附着力,实现多种功能,满足大功率电路的需求。
主权项:1.一种适用于固放产品的微波集成电路薄膜加厚工艺,其特征在于,包括如下步骤:在带有附着层的陶瓷基片上实施一次镀金,形成的金镀层的厚度为2~3μm;将掩膜版紧密贴合在一次镀金后涂覆有光敏胶的基片表面,曝光后进行显影、定影以及金属层的腐蚀,完成在金镀层上的光刻;在光刻后的金镀层上镀铜,形成的铜镀层的厚度为3~5μm;在铜镀层上镀镍,形成的镍镀层的厚度为0.5~1μm;在镍镀层上实施二次镀金,形成的金镀层的厚度为2~3μm;电路膜层厚度10~15μm。
全文数据:
权利要求:
百度查询: 西安空间无线电技术研究所 一种适用于固放产品的微波集成电路薄膜加厚工艺
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。