申请/专利权人:爱思开海力士有限公司
申请日:2020-04-14
公开(公告)日:2024-06-14
公开(公告)号:CN112242155B
主分类号:G11C7/10
分类号:G11C7/10;G11C5/02;G11C16/04
优先权:["20190719 KR 10-2019-0087880"]
专利状态码:有效-授权
法律状态:2024.06.14#授权;2021.02.05#实质审查的生效;2021.01.19#公开
摘要:一种半导体存储器装置,该半导体存储器装置包括:存储器单元,其用于存储数据;页缓冲器,其通过位线连接到存储器单元,以将数据存储在存储器单元中或从存储器单元读取数据;以及高速缓存锁存器,其通过总线节点连接到页缓冲器。当执行页缓冲器和高速缓存锁存器之间的比特数据传输操作时,总线节点在开始比特数据传输操作之前放电。
主权项:1.一种半导体存储器装置,该半导体存储器装置包括:存储器单元,该存储器单元被配置为存储数据;至少一个页缓冲器,所述至少一个页缓冲器通过位线连接到所述存储器单元,以将数据存储在所述存储器单元中或者从所述存储器单元读取数据;以及至少一个高速缓存锁存器,所述至少一个高速缓存锁存器通过总线节点连接到所述至少一个页缓冲器,其中,当执行所述至少一个页缓冲器与所述至少一个高速缓存锁存器之间的比特数据传输操作时,所述页缓冲器使所述总线节点放电,然后开始所述比特数据传输操作,其中,所述页缓冲器包括:主锁存器;锁存晶体管,该锁存晶体管具有连接到所述主锁存器的栅极端子;第一传输晶体管,该第一传输晶体管连接在所述锁存晶体管和第一节点之间;第二传输晶体管,该第二传输晶体管连接在所述第一传输晶体管和所述总线节点之间;以及总线节点放电晶体管,该总线节点放电晶体管连接在所述总线节点和表示逻辑值0的电压之间。
全文数据:
权利要求:
百度查询: 爱思开海力士有限公司 半导体存储器装置
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。