申请/专利权人：上海华力集成电路制造有限公司

申请日：2021-02-04

公开（公告）日：2024-06-14

公开（公告）号：CN113013256B

主分类号：H01L29/792

分类号：H01L29/792;H01L21/336;H01L29/423;H10B43/35

优先权：

专利状态码：有效-授权

法律状态：2024.06.14#授权;2021.07.09#实质审查的生效;2021.06.22#公开

摘要：本发明公开了一种分栅MONOS闪存的闪存单元结构包括：从漏区到源区的方向上，沟道区分成第一段沟道子区和第二段沟道子区，第一栅极结构和第二栅极结构分别位于第一和第二段沟道子区的表面上方并控制对应沟道段的导通和关断。第一栅极结构采用第一高介电常数金属栅组成，第二栅极结构采用ONO层叠加第二高介电常数金属栅组成。第一栅极结构的形成区域采用第一伪栅极结构定义，第二高介电常数金属栅的形成区域采用第二伪栅极结构定义。第一和第二高介电常数金属栅具有相同的工艺结构。本发明还公开了一种分栅MONOS闪存的制造方法，本发明能缩小闪存单元结构的尺寸且具有方便制作的结构，能形成在较小技术节点的鳍体上。

主权项：1.一种分栅MONOS闪存，其特征在于，闪存单元结构包括：漏区、源区、沟道区、第一栅极结构和第二栅极结构；从所述漏区到所述源区的方向上，所述沟道区分成第一段沟道子区和第二段沟道子区；所述第一栅极结构位于所述第一段沟道子区的表面上方并控制所述第一段沟道子区表面的第一段沟道的导通和关断，所述第二栅极结构位于所述第二段沟道子区的表面上方并控制所述第二段沟道子区表面的第二段沟道的导通和关断；所述第一栅极结构采用第一高介电常数金属栅组成并作为选择管的栅极结构；所述第二栅极结构采用ONO层叠加第二高介电常数金属栅组成并作为存储管的栅极结构；所述ONO层位于所述第二段沟道子区表面以及位于所述第一栅极结构的第二侧面和所述第二栅极结构的第一侧面之间；所述第一栅极结构、所述第二栅极结构和位于所述第一栅极结构和所述第二栅极结构之间的所述ONO层组成一个整体栅极结构；所述第一栅极结构的形成区域采用第一伪栅极结构定义，所述第二栅极结构的所述第二高介电常数金属栅的形成区域采用第二伪栅极结构定义；所述第一高介电常数金属栅和所述第二高介电常数金属栅具有相同的工艺结构并在所述第一伪栅极结构和所述第二伪栅极结构去除后同时形成；所述整体栅极结构的形成区域采用第三伪栅极结构定义，所述第一伪栅极结构、所述ONO层和所述第二伪栅极结构形成在所述第三伪栅极结构去除之后形成栅极沟槽中，所述栅极沟槽由位于所述第三伪栅极结构外部且表面和所述第三伪栅极结构的表面相平的层间膜围成；所述闪存单元结构形成于鳍体上，所述第一栅极结构覆盖在所述鳍体的顶部表面和侧面，所述第二栅极结构覆盖在所述鳍体的顶部表面和侧面；所述鳍体形成于半导体衬底上且是通过对所述半导体衬底进行图形化刻蚀形成的，所述鳍体的顶部表面凸出在刻蚀后的所述半导体衬底表面之上；所述源区和所述漏区自对准形成在所述第三伪栅极结构的两侧面的所述半导体衬底中。

全文数据：

权利要求：

百度查询： 上海华力集成电路制造有限公司 分栅MONOS闪存及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD