申请/专利权人：湘能华磊光电股份有限公司

申请日：2021-08-26

公开（公告）日：2024-06-18

公开（公告）号：CN113707772B

主分类号：H01L33/06

分类号：H01L33/06;H01L33/14;H01L33/32;H01L33/02;H01L33/00

优先权：

专利状态码：有效-授权

法律状态：2024.06.18#授权;2021.12.14#实质审查的生效;2021.11.26#公开

摘要：本申请公开了一种降低位错密度的LED外延片制作方法，依次包括：处理衬底、生长低温GaN缓冲层、生长非掺杂GaN层、生长掺杂Si的N型GaN层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层，降温冷却，其中生长多量子阱层依次包括生长MQWs1以及生长MQWs2的步骤，所述生长MQWs1包括依次生长InGaN过渡层、蒸镀Al层、制作正三角形图形的SiO2层、生长GaN过渡层的步骤，所述生长MQWs2包括2‑8个周期性生长的InxGa1‑xN阱层和GaN垒层。本发明通过采用新的LED外延片制作方法来减少位错密度，并提升LED的内量子效率，同时减少波长蓝移。

主权项：1.一种降低位错密度的LED外延片制作方法，其特征在于，依次包括：处理衬底、生长低温GaN缓冲层、生长非掺杂GaN层、生长掺杂Si的N型GaN层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层和降温冷却，所述生长多量子阱层依次包括生长MQWs1和生长MQWs2；其中，所述生长MQWs1包括依次生长InGaN过渡层、蒸镀Al层、制作正三角形图形的SiO2层、生长GaN过渡层，具体为：将反应腔压力控制在300-320mbar，反应腔温度控制在700-720℃，通入NH3、TMGa以及TMIn，生长厚度为3-5nm的InGaN过渡层；将外延片从MOCVD反应腔中取出，放入电子束真空镀膜反应腔，在所述InGaN过渡层上蒸镀120-140nm厚的Al单质薄膜；将蒸镀有所述Al单质薄膜的外延片从电子束真空镀膜反应腔中取出，放入PECVD反应腔，在Al单质薄膜上面沉积130-160nm厚的SiO2薄膜；将沉积有所述SiO2薄膜的外延片从PECVD反应腔中取出，然后采用光刻技术在SiO2薄膜的表面形成正三角形图形，接着采用化学湿法腐蚀的方法去除多余SiO2薄膜，在Al单质薄膜表面形成多个正三角形图形的SiO2薄膜层，所述正三角形的边长为800-900nm，相邻两个正三角形中心的距离为1200-1300nm；将表面形成有正三角形图形的SiO2薄膜层的外延片放入MOCVD反应腔，控制反应腔温度在720-750℃，通入NH3、TMGa及H2，在外延片上表面生长5-7nm的GaN过渡层，生长过程中控制反应腔压力从520mbar渐变增加至600mbar，且控制镓原子与氮原子的摩尔比从1.2：1渐变减少至0.8：1；所述生长MQWs2包括2-8个周期性生长的InxGa1-xN阱层和GaN垒层，具体为：将反应腔压力控制在300-320mbar，降低反应腔温度至620℃-640℃，通入N2、NH3、TMGa以及TMIn，生长厚度为3nm-4nm的所述InxGa1-xN阱层，其中，x＝0.15-0.25；控制反应腔压力不变，升高反应腔温度至800℃-820℃，通入N2、NH3、TMGa，生长厚度为8nm-10nm的GaN垒层；周期性依次进行生长InxGa1-xN阱层和GaN垒层的步骤，周期数为2-8个。

全文数据：

权利要求：

百度查询： 湘能华磊光电股份有限公司 一种降低位错密度的LED外延片制作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD