申请/专利权人：华虹半导体(无锡)有限公司

申请日：2024-02-18

公开（公告）日：2024-06-25

公开（公告）号：CN118251002A

主分类号：H10B41/30

分类号：H10B41/30;H01L29/423;H01L21/28

优先权：

专利状态码：在审-公开

法律状态：2024.06.25#公开

摘要：本发明提供一种分栅快闪存储器的制造方法，提供衬底，在衬底上形成自下而上依次堆叠的栅氧化层、浮栅多晶硅层和硬掩膜层；图形化硬掩膜层以定义出浮栅多晶硅层的开口大小，之后在硬掩膜层、浮栅多晶硅层上形成ONO层，ONO层由自下而上依次堆叠的第一氧化层、氮化层、第二氧化层组成；在ONO层上形成擦除栅多晶硅层，在开口处形成位于擦除栅多晶硅层的第一侧墙，以第一侧墙为掩膜刻蚀擦除栅多晶硅层，使得第一侧墙处之外的擦除栅多晶硅层和第二氧化层去除，使得被去除的擦除栅多晶硅层、第二氧化层下方的氮化层裸露；在所需的擦除栅多晶硅层上形成金属硅化物。本发明控制栅多晶硅层直接通过金属硅化物接出来，有利于降低电阻电容延迟。

主权项：1.一种分栅快闪存储器的制造方法，其特征在于，至少包括：步骤一、提供衬底，在所述衬底上形成自下而上依次堆叠的栅氧化层、浮栅多晶硅层和硬掩膜层；步骤二、图形化所述硬掩膜层以定义出所述浮栅多晶硅层的开口大小，之后在所述硬掩膜层、所述浮栅多晶硅层上形成ONO层，所述ONO层由自下而上依次堆叠的第一氧化层、氮化层、第二氧化层组成；步骤三、在所述ONO层上形成擦除栅多晶硅层，在所述开口处形成位于所述擦除栅多晶硅层的第一侧墙，以所述第一侧墙为掩膜刻蚀所述擦除栅多晶硅层，使得所述第一侧墙处之外的所述擦除栅多晶硅层和所述第二氧化层去除，使得被去除的所述擦除栅多晶硅层、所述第二氧化层下方的所述氮化层裸露；步骤四、在所述第一侧墙、所述第二氧化层之间裸露的所述擦除栅多晶硅层上形成金属硅化物；步骤五、刻蚀去除裸露的所述氮化层，使得其下方的所述第一氧化层、所述浮栅多晶硅层裸露，去除所述开口上裸露的所述第一氧化层；步骤六、在所述裸露的所述浮栅多晶硅上形成第二侧墙，所述第二侧墙的顶部延伸至所述第一侧墙上，之后以所述第二侧墙为掩膜刻蚀去除裸露的所述浮栅多晶硅层及其下方的所述栅氧化层，使得其下方的所述衬底裸露，利用离子注入在裸露的所述衬底上形成Vss端；步骤七、在裸露的所述衬底上形成第三侧墙，所述第三侧墙的顶部延伸至所述第二侧墙上；步骤八、形成填充所述沟槽的选择栅多晶硅层以及位于所述选择栅多晶硅层上的选择栅氧化层；步骤九、去除所述硬掩膜层及其上的所述第一氧化层，使得其下方的所述浮栅多晶硅层裸露，刻蚀去除裸露的所述浮栅多晶硅层形成叠层结构；步骤十、形成位于所述叠层结构侧壁上的第四侧墙，之后利用淀积、刻蚀形成位于所述第四侧墙上的字线多晶硅，利用离子注入形成位于所述字线多晶硅两侧的掺杂区。

全文数据：

权利要求：

百度查询： 华虹半导体(无锡)有限公司 分栅快闪存储器的制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD