首页 专利交易 科技果 科技人才 科技服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

【发明公布】一种集成栅极电阻的SGT器件及其制备方法_江西萨瑞微电子技术有限公司_202410502323.4 

申请/专利权人:江西萨瑞微电子技术有限公司

申请日:2024-04-25

公开(公告)日:2024-06-04

公开(公告)号:CN118136671A

主分类号:H01L29/78

分类号:H01L29/78;H01L21/336;H01L29/423

优先权:

专利状态码:在审-实质审查的生效

法律状态:2024.06.21#实质审查的生效;2024.06.04#公开

摘要:本发明公开了一种集成栅极电阻的SGT器件及其制备方法,属于半导体技术领域,SGT器件包括衬底、在衬底上内凹的沟槽,沟槽内自下而上依次堆叠介质氧化层、屏蔽栅多晶硅、隔离氧化层、栅极多晶硅、氮化硅隔离层和电阻多晶硅;栅极多晶硅与沟槽内壁之间设置栅氧化层;电阻多晶硅与栅极多晶硅串联连接;制备方法包括:在衬底上蚀刻沟槽;在沟槽内壁生长介质氧化层;在沟槽内形成屏蔽栅多晶硅并在上方沉积隔离氧化层;在沟槽内壁生长栅氧化层并沉积栅极多晶硅;沉积氮化硅隔离层和电阻多晶硅;将电阻多晶硅与栅极多晶硅串联。本发明将栅极与电阻串联,并与SGT集成在同一芯片上,且不增大芯片面积,以减小应用电路中的面积与元器件复杂程度,降低成本。

主权项:1.一种集成栅极电阻的SGT器件,包括衬底、在所述衬底上形成内凹的沟槽,其特征在于,所述沟槽内自下而上依次堆叠介质氧化层、屏蔽栅多晶硅、隔离氧化层、栅极多晶硅、氮化硅隔离层和电阻多晶硅;其中所述介质氧化层将所述屏蔽栅多晶硅的外壁包裹使得所述屏蔽栅多晶硅与所述衬底隔离,所述隔离氧化层将所述屏蔽栅多晶硅顶部与所述栅极多晶硅底部隔离;所述栅极多晶硅与所述沟槽内壁之间设置栅氧化层;所述氮化硅隔离层将所述电阻多晶硅的侧壁和底部包裹,使得所述电阻多晶硅与所述栅极多晶硅隔离;所述电阻多晶硅与所述栅极多晶硅串联连接形成集成栅极电阻的SGT器件。

全文数据:

权利要求:

百度查询: 江西萨瑞微电子技术有限公司 一种集成栅极电阻的SGT器件及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。