申请/专利权人：黄山芯微电子股份有限公司

申请日：2018-05-17

公开（公告）日：2024-06-21

公开（公告）号：CN108565293B

主分类号：H01L29/861

分类号：H01L29/861;H01L21/329;H01L29/06

优先权：

专利状态码：有效-授权

法律状态：2024.06.21#授权;2020.10.30#著录事项变更;2018.10.23#实质审查的生效;2018.09.21#公开

摘要：本发明公开了一种整流二极管芯片，包括长基区N，设置在长基区N上层的P层和P+层，设置在长基区N下层的N+层；还设置有电压槽，所述电压槽从P+层向下延伸到长基区N内；所述二极管芯片的四周设置有N+截止墙，所述N+截止墙从N+层向上延伸至电压槽的底部。本发明通过设置N+层截止墙的结构，能够有效提高芯片的使用面积，减少原材料的损耗，降低了生产成本，同时，还可以提高了芯片的电参数，进而提高芯片的整体性能。可广泛应用于半导体功率器件技术领域。

主权项：1.一种整流二极管芯片，包括长基区N，设置在长基区N上层的P层和P+层，设置在长基区N下层的N+层；还设置有电压槽，所述电压槽从P+层向下延伸到长基区N内；其特征在于：所述二极管芯片的四周设置有N+截止墙，所述N+截止墙从N+层向上延伸至电压槽的底部；所述N+截止墙的内侧到电压槽侧边的水平距离不小于长基区N的厚度；所述N+截止墙的宽度不小于80μm。

全文数据：_种整流二极管芯片技术领域[0001]本发明涉及半导体功率器件技术领域，具体涉及一种整流二极管芯片。背景技术[0002]在电力电子器件中整流二极管用途广泛，市场需求量巨大。其内部使用的整流芯片主要结构为PNN+结结构，在PNN+结中随着电压不断升高，空间电荷区在N型基区内展宽达到N+层后，由于N+层浓度高，空间电荷区的展宽变小，这时的结区电场强度继续增大，待达到雪崩电场强度时，反向电流才急剧增加，这样本来基区较短的PN结的耐压就比没有N+的提高了。N+的存在提高了N区内的电场强度，提高了反向电压，减薄了N型基区厚度，降低了通态压降。在电压1500V-3000V左右时其结终端架构一般采用台面挖沟槽工艺见图1。[0003]台面挖沟槽工艺优点介于磨角和平面工艺两者之间，优点1:适合自动化生产；优点2:光刻工艺无需精度较高的设备，成本低。但是为了承受较高的电压1500V-3000V，在P型层面上挖沟槽会占用约15-20%的面积。[0004]此传统设计主要不足之处是:沟槽底表面层是基区，掺杂浓度低。电场在沟槽底的展宽距离比在有NN+层的展宽大得多。如在沟槽底的宽度保持和基区同等宽度，那么在结区的最大电场强度低于击穿电场强度时，该区域空间电荷区已展满。如空间电荷区和电场强度继续升高，就有可能和划片后粗糙的断面接触，断面又和金属层电极接触，导致大量载流子进入空间电荷区，使电流急剧增大，造成早穿通和软击穿。又由于该沟槽底处于空间电荷区敏感处，划片时造成的微小的崩边、裂纹损伤都会引起漏电流的增大。所以一般都要求电压槽底的宽度比基区宽约3倍的距离空间，以求保险，也就造成了芯片P层面积的缩小，增大了压降，造成功率损耗大。发明内容[0005]本发明的目的是提供一种整流二极管芯片，解决现有整流二极管芯片的电压槽占用P层面积大，造成压降大，功率损耗大的问题。[0006]为解决该技术问题，本发明采用的技术方案是:一种整流二极管芯片，包括长基区N，设置在长基区N上层的P层和P+层，设置在长基区N下层的N+层;还设置有电压槽，所述电压槽从P+层向下延伸到长基区N内；所述二极管芯片的四周设置有N+截止墙，所述N+截止墙从N+层向上延伸至电压槽的底部。[0007]为保证空间电荷区展宽到N+层之前不与N+截止墙接触，所述N+截止墙的内侧到电压槽侧边的垂直距离不小于长基区N的宽度。[000S]为防止在划片时产生的崩边、裂纹等损伤造成漏电流增大，伏安特性变软，所以N+截止墙的宽度不小于80um〇[0009]为了实现在沟槽底与N+层间形成N+截止墙，所述N+层的底部设置有一圈盲孔，盲孔位于N+截止墙的下方。[0010]优选的，所述盲孔为激光孔或刻蚀孔。[0011]作为形成N+截止墙的另一种技术手段，所述N+层的底部设置有一圈凹槽，凹槽位于N+截止墙的下方。[0012]进一步的，所述凹槽位于N+层内部或位于N+层的侧边缘上，位于N+层的侧边缘上的凹槽即相邻两芯片共用一个凹槽，划片后在单个芯片的侧边缘形成单边槽结构。[0013]本发明的有益效果:通过设置N+层截止墙的结构，抑制了空间电荷区在电压槽底n区的展宽，能够有效提高芯片P层的使用面积，减少原材料的损耗，降低了生产成本，同时，还可以提高了芯片的电参数，进而提高芯片的整体性能。[0014]※本发明优选第一种激光打孔方法实施。[0015]以下将结合附图和实施例，对本发明进行较为详细的说明。附图说明[0016]图1为现有芯片结构的剖视图。[0017]图2为本发明的剖视图一。[0018]图3为本发明的仰视图一。[0019]图4为本发明的剖视图二。[0020]图5为本发明的仰视图二。[0021]图6为本发明的剖视图三。[0022]图7为本发明多个芯片的仰视图三。具体实施方式[0023]实施例1:[0024]—种整流二极管芯片，如图2、图3所示，包括长基区N1，设置在长基区N1上层的P层2和P+层3,设置在长基区N1下层的N+层4以及覆盖在N+层4和P+层3表面的金属化层7。还设置有电压槽5,所述电压槽5从P+层3向下延伸到长基区N1内，所述电压槽5上设置有玻璃钝化层6。所述二极管芯片的四周设置有N+截止墙8,所述N+截止墙从N+层向上延伸至电压槽5的底部，该N+截止墙8与N+层4连为一体。[0025]在电压槽5底设有重掺杂高浓度的N+层作为N+截止墙8,就可以使空间电荷区在该区域展宽受到抑制，起到缓冲层阻挡作用，使空间电荷区和电场强度可以继续升高，当电场强度到达雪崩击穿强度时，电流才开始急剧上升，达到雪崩电压。又由于重掺的N+截止墙与N+层相通、不在空间电荷敏感区有效展宽范围内，则有微小的崩边、裂纹也不会导致大量载流子进入空间电荷区造成电流急剧增大，引起“穿通”和软击穿，使电压降低，所以N+截止墙8的宽度不小于80um。所述N+截止墙的内侧到电压槽侧边的垂直距离W不小于长基区N的宽度a，就可以保证电场强度达到最大值。[0026]由于挖槽后电压槽底部距N+层还有一段距离，为了能够在电压槽底部与N+层之间形成N+截止墙，因此需要在N+层的底部设置一圈盲孔9,所述盲孔9位于N+截止墙8的下方，可以采用激光打孔或刻蚀的方法形成。通过盲孔的底部及周边与N+层面同时扩重掺N型杂质形成N+截止墙。[0027]利用激光打孔后与硅片大面积进行N+层同步扩散，利用N+杂质在硅中横向、纵向相互扩散的特点，形成有激光孔区域的N+层扩散结深高于大面积N+层扩散区域的结深，形成高低差，这个差则是激光孔的深度。腐蚀挖槽、划片后断面形成一道N+隔离墙，这道墙起到了阻挡空间电荷的展宽，减少了载流子进入耗尽层也称空间电荷区）提高了电场强度，提高了电压。[0028]以lOmmxlOmm的芯片耐压2000V为例，激光孔的深度加上扩散的结深，使该处的结深可超出大面积平面N+层的90-llOwn。大面积的N+层的结深为70-80um，所以截止墙的厚度可达到160-190wn。N+截止墙的宽度控制在50-1〇〇um;N+截止墙的内侧到电压槽侧边的垂直距离为100-200um。[0029]采用传统结构，为达到芯片的电特性，其电压槽的宽度需要达到0.65mm，有效使用区域的边长为l〇mm-0.65mmx2=8.7mm;因此有效使用面积为8•7mmx8.7mm=75.69mm2，损耗的P+层面积为100mm2-75.69mm2=24.31mm2。_0]采用本发明的结构，其电压槽的宽度为〇.28mm，有效使用区域的边长为1〇mm_0•28mmx2=9•44mm;因此有效使用面积为9•44mmx9•44mm=89•11mm2,损耗的P+层面积为100mm2-89.11mm2=10.89mm2。[0031]两者比较，本发明的有效使用面积比现有结构提高了13.421™2,提高了17.7%，显著地减少了原材料、降低了生产成本，提高了电参数，提高了芯片的整体性能。[0032]实施例2:[0033]—种整流二极管芯片，如图4、图5所示，包括长基区N1，设置在长基区N1上层的P层2和P层3，设置在长基区N1下层的N+层4以及覆盖在N+层4和P+层3表面的金属化层7。还设置有电压槽5,所述电压槽5从P+层3向下延伸到长基区⑽内，所述电压槽5上设置有玻璃钝化层6。所述二极管芯片的四周设置有N+截止墙8,所述N+截止墙从N+层向上延伸至电压槽5的底部，该N+截止墙8与N+层4连为一体。所述N+层的底部设置有一圈凹槽10，凹槽1〇位于N+截止墙的下方且位于N+层内部，凹槽1〇的深度与盲孔9的深度相同，其他同实施例^[0034]实施例3:[0035]—种整流二极管芯片，包括长基区N1，设置在长基区N1上层的P层2和P+层3,设置在长基区N1下层的N+层4以及覆盖在N+层4和P+层3表面的金属化层7。还设置有电压槽5,所述电压槽5从P+层3向下延伸到长基区N1内，所述电压槽5上设置有玻璃钝化层6。所述二极官心片的四周设置有N截止墙8，所述N+截止墙从N+层向上延伸至电压槽5的底部，该N+截止墙8与N+层4连为一体。所述N+层的底部设置有一圈凹槽10，凹槽1〇位于N+截止墙8的下方且位于N+层4的侧边缘上，位于N+层的侧边缘上的凹槽即相邻两芯片共享一个凹槽，划片后在单个芯片的侧边缘形成单边槽结构。其它同实施例2。[0036]实施例4:[0037]—种整流二极管芯片的制备方法，以耐压2000V的芯片为例，包括以下步骤：[0038]1先在硅片上单面进行激光打孔，激光孔深度为60-1lOwn，点孔距为120wn。[0039]2硅片清洗后用N型的纸源进行扩散，时间为6h。[0040]3用喷砂或减薄机减去未激光打孔的另一面的f层，然后清洗待用。[0041]4用P型的纸源放在没有激光孔的硅片表面，进行装片扩散，时间为30h，取出后用氢氟酸浸泡后，清洗烘干待用。[0042]5将烘干后的硅片双面喷砂，然后煮1#、2#液，清洗烘干待用。[0043]6将烘干后的硅片甩光刻胶、烘胶、曝光、显影、漂洗后烘干待用。[0044]7将烘干待用的硅片放在混合腐蚀液中，腐蚀电压槽，腐蚀液配方（3:5:1氢氟酸:硝酸:冰乙酸），腐蚀槽深160-190M1，然后用高纯水18兆欧冲洗5次以上，烘干待用。[0045]8将烘干待用的已形成腐蚀槽并去除光刻胶后的硅片面上刮涂玻璃粉，然后预烘干进行玻璃粉烧结，温度为800°C左右，慢降温至室温后取出待用。[0046]9将槽内玻璃粉烧好的硅片进行化学镀镍、硅镍合金温度为70TC，硅镍合金后再进行二次镀镍、清洗、烘干待用。[0047]10将镀镍好的硅片，用划片机按设定好的图案划片，划片好后用聚酰亚胺填充电压槽，慢升温到300。：左右烘干。[0048]11将烘千后的单个芯片进行测试、分选、包装、入库。

权利要求：1.一种整流二极管芯片，包括长基区N，设置在长基区N上层的P层和P+层，设置在长基区N下层的N+层;还设置有电压槽，所述电压槽从P+层向下延伸到长基区N内；其特征在于:所述二极管芯片的四周设置有N+截止墙，所述N+截止墙从N+层向上延伸至电压槽的底部。2.如权利要求书1所述的整流二极管芯片，其特征在于:所述N+截止墙的内侧到电压槽侧边的垂直距离不小于长基区N的宽度。3.如权利要求书1所述的整流二极管芯片，其特征在于:所述N+截止墙的宽度不小于8〇um04.如权利要求书1所述的整流二极管芯片，其特征在于:所述N+层的底部设置有一圈盲孔，盲孔位于N+截止墙的下方。5.如权利要求书4所述的整流二极管芯片，其特征在于:所述盲孔为激光孔或刻蚀孔。6.如权利要求书1所述的整流二极管芯片，其特征在于:所述N+层的底部设置有一圈凹槽，凹槽位于N+截止墙的下方。7.如权利要求书6所述的整流二极管芯片，其特征在于:所述凹槽位于N+层内部或位于N+层的侧边缘上。

百度查询： 黄山芯微电子股份有限公司 一种整流二极管芯片

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD