申请/专利权人：上海华力集成电路制造有限公司

申请日：2022-06-23

公开（公告）日：2022-09-27

公开（公告）号：CN115117070A

主分类号：H01L27/11521

分类号：H01L27/11521

优先权：

专利状态码：在审-实质审查的生效

法律状态：2022.10.18#实质审查的生效;2022.09.27#公开

摘要：本发明公开了一种ETOXNOR闪存的制造方法，包括：步骤一、形成浅沟槽隔离；步骤二、自对准形成隧穿介质层和多晶硅浮栅；步骤三、依次形成控制介质层和多晶硅控制栅；步骤四、形成侧墙；侧墙的第三次全面刻蚀使浅沟槽隔离具有第一损耗厚度；步骤五、自对准形成源区和漏区；步骤六、形成SAB层，SAB层的第四次图形化刻蚀使浅沟槽隔离具有第二损耗厚度；步骤七、形成自对准金属硅化物，自对准金属硅化物的第五次全面刻蚀使浅沟槽隔离具有第三损耗厚度；调节第三至五次刻蚀的刻蚀量，使得第一至第三损耗厚度的总和降低并使得晶圆的边缘区域的浅沟槽隔离的顶部表面低于有源区的顶部表面的差值降低到满足相邻位线之间的耐压值要求。

主权项：1.一种ETOXNOR闪存的制造方法，其特征在于，包括如下步骤：步骤一、在组成晶圆的半导体衬底上形成浅沟槽隔离，所述浅沟槽隔离定义出有源区，ETOXNOR闪存的存储区的各所述有源区呈条形结构；步骤二、在所述存储区的各所述有源区的表面上自对准形成隧穿介质层和多晶硅浮栅；所述多晶硅浮栅采用第一次多晶硅沉积加第一次CMP实现，所述第一次多晶硅沉积完成后，所述晶圆的边缘区域的多晶硅厚度低于所述晶圆的中间区域的多晶硅厚度，使得所述第一次CMP完成后，所述晶圆的边缘区域的所述浅沟槽隔离的厚度损耗大于所述晶圆的中间区域的所述浅沟槽隔离的厚度损耗并从而使得所述晶圆的边缘区域的所述浅沟槽隔离的顶部表面低于所述晶圆的中间区域的所述浅沟槽隔离的顶部表面；步骤三、依次形成控制介质层和多晶硅控制栅；所述多晶硅控制栅采用第二次多晶硅沉积加第二次多晶硅图形化刻蚀工艺实现；所述第二次多晶硅图形化刻蚀后，所述多晶硅控制栅呈条形结构且所述多晶硅控制栅的条形结构和所述有源区的条形结构垂直；所述第二次多晶硅图形化刻蚀同时将所述多晶硅控制栅的条形结构外的所述多晶硅浮栅去除，使所述多晶硅浮栅仅覆盖在所述多晶硅控制栅和所述有源区的交叠区域，同时使所述多晶硅控制栅之间的所述浅沟槽隔离和所述有源区表面暴露；所述多晶硅控制栅覆盖所述多晶硅浮栅的顶部表面、第一侧面和第二侧面以及位于同一行上的所述多晶硅浮栅外的所述浅沟槽隔离表面；由各所述有源区表面上的所述隧穿介质层、所述多晶硅浮栅、所述控制介质层和所述多晶硅控制栅叠加形成各存储单元的栅极结构；步骤四、形成侧墙；采用侧墙介质层沉积加第三次全面刻蚀形成所述侧墙；所述侧墙自对准形成在所述栅极结构以及所述栅极结构之间的所述浅沟槽隔离表面的所述多晶硅控制栅的侧面，所述第三次全面刻蚀使暴露的所述浅沟槽隔离具有第一损耗厚度；步骤五、在所述栅极结构两侧的所述有源区中自对准形成源区和漏区；步骤六、形成SAB层，采用所述SAB层的介质层沉积加对所述SAB层的介质层的第四次图形化刻蚀形成所述SAB层，所述第四次图形化刻蚀使暴露的所述浅沟槽隔离具有第二损耗厚度；步骤七、形成自对准金属硅化物，包括分步骤：沉积金属层；进行退火形成金属硅化物；进行第五次全面刻蚀使未形成所述金属硅化物的所述金属层被去除，所述第五次全面刻蚀使暴露的所述浅沟槽隔离具有第三损耗厚度；所述第一损耗厚度、所述第二损耗厚度和所述第三损耗厚度会使暴露的所述浅沟槽隔离的顶部表面低于所述有源区的顶部表面，调节所述第三次全面刻蚀、所述第四次图形化刻蚀和所述第五次全面刻蚀的刻蚀量，使得所述第一损耗厚度、所述第二损耗厚度和所述第三损耗厚度的总和降低并从而使得所述晶圆的边缘区域的所述浅沟槽隔离的顶部表面低于所述有源区的顶部表面的差值降低到满足相邻位线之间的耐压值要求。

全文数据：

权利要求：

百度查询： 上海华力集成电路制造有限公司 ETOX NOR闪存的制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD